WYBRANE UKŁADY TECHNIKI CYFROWEJ

WKiŁ 1983, str. 118, stan db+ (normalne ślady użytkowania, przykurzona , lekko podniszczona okładka)

ISBN 83-206-0325-0

Książka ta rozpoczyna serię Układy i systemy cyfrowe. Poświęcona jest pewnym nietypowym zastosowaniom układów cyfrowych. Przedstawiono w niej multiplekserowe układy kombinacyjne, wskaźnikowe układy do zobrazowań alfanumerycznych, transkodery kodu wskaźnika 7-segmentowego na kod BCD, syntezatory częstotliwości, kodery i dekodery kodów cyklicznych, rekurencyjnych i iterowanych, układy synchronizacji elementowej i blokowej w synchronicznych systemach pakietowej transmisji danych cyfrowych.
Książka jest przeznaczona dla inżynierów projektujących bloki funkcjonalne i systemy cyfrowe oraz dla studentów szkół technicznych odpowiednich kierunków.

1. Wstęp
2. Wybrane, nietypowe zastosowania multiplekserów scalonych TTL
2.1. Wiadomości ogólne /li
2.2. Generatory kombinacyjnych funkcji logicznych / 14
2.3. Układy przesuwające informację / 18
2.4. Układ uzależnień czasowych / 22
3. Wskaźnikowe układy zobrazowania informacji numerycznej i alfanumerycznej

3.1. Charakterystyka półprzewodnikowych wskaźników cyfrowych / 24
3.2. Układy sterujące wskaźnikiem 7-segmentowym / 28
3.2.1. Transkodery scalone kodu BCD 8421 na kod wskaźnika 7-segmentowego / 29
3.2.2. Zobrazowanie cyfr od 0 do 9 i sześciu dodatkowych znaków / 31
3.2.3. Zobrazowanie cyfr od 0 do 9 i nadmiaru / 33
3.2.4. Zobrazowanie cyfr kodu szesnastkowego / 35
3.3. Układy sterujące zespołem wskaźników 7-segmentowych / 37
3.4. Układy cyfrowe sterujące wskaźnikami paskowymi / 42 Literatura / 44
4. Transkodery kodu wskaźnika 7-segmentowego na kod BCD Literatura / 52
5. Przedziałowe komparatory częstotliwości przebiegów cyfrowych
6.Syntezatory częstotliwości
6.1. Podstawowe parametry syntezatorów częstotliwości
6.2. Metody syntezy częstotliwości / 63
6.3. Synteza pośrednia
6.3.1 Przegląd rozwiązań syntezatorów z synchroniczną pętlą fazową / 64
6.3.2. Syntezatory z synchroniczną pętlą fazową — podstawy teoretyczne / 69
6.3.3. Projektowanie syntezatorów z synchroniczną pętlą fazową / 77
6.3.4. Syntezatory z synchroniczną pętlą fazową i mieszaczem cyfrowym
6.3.5. Podstawowe funktory syntezatorów z synchroniczną pętlą fazową na układach scalonych TTL / 86
6.4. Cyfrowa synteza częstotliwości / 98
6.5. Syntezatory z nastawnymi dzielnikami częstotliwości / 100 Literatura / 101
7. Kodery i dekodery kodów cyklicznych, rekurencyjnych i iterowanych
7.1. Istota kodowania nadmiarowego / 102
7.2. Kodery i dekodery kodu cyklicznego / 103
7.2.1 Realizacja kodu cyklicznego / 104
7.2.2. Realizacja koderów i dekoderów kodu cyklicznego / 105
7.3. Kodery i dekodery kodu rekurencyjnego / 118
7.3.1. Opis kodu rekurencyjnego / 118
7.3.2. Koder dla kodu rekurencyjnego (2, 1) / 120
7.3.3. Dekoder dla kodu rekurencyjnego (2, 1) / 120
7.3.4. Uogólniony kod rekurencyjny / 122
7.3.5. Kod rekurencyjny korygujący paczki błędów / 125
7.4. Kodery i dekodery kodu iterowanego / 128
7.4.1. Opis kodu iterowanego / 129
7.4.2. Koder dla kodu iterowanego (24, 16) / 130
7.4.3. Dekoder dla kodu iterowanego (24, 16) / 131
7.5. Zakończenie / 133 Literatura / 133
8. Układy synchronizacji elementowej i blokowej w synchronicznych systemach pakietowej transmisji danych cyfrowych
8.1. Ogólna charakterystyka systemu pakietowej transmisji danych / 134
8.2. Układy synchronizacji elementowej / 138
8.2.1. Wymagania stawiane układom synchronizacji elementowej / 138
8.2.2. Sposoby uzyskiwania informacji synchronizującej / 140
8.2.3. Układ synchronizacji elementowej ze sterowanym dzielnikiem / 141
8.2.4. Układy synchronizacji elementowej z uśrednianiem / 151
8.2.5. Układ synchronizacji elementowej ze stałą częstotliwością korekcji / 161
8.2.6. Układ synchronizacji elementowej z pośrednim podstrajaniem generatora / 165
8.3. Układy synchronizacji blokowej / 168
8.3.1. Wymagania stawiane układom synchronizacji blokowej / 168
8.3.2. Sposoby synchronizacji blokowej / 169
8.3.3. Przykłady rozwiązań układów synchronizacji blokowej / 173 Literatura / 188